Para esta practica de laboratorio se diseño
un contador BCD síncrono ascendente con un flipflop JK con una entrada de 4
bits, para esto primeramente realizamos la tabla de estados correspondiente y
sacamos las ecuaciones como se muestra en la tabla 1.
Tabla 1. Tablas de estados actuales y
siguientes*.
Núm.
|
Q3
|
Q2
|
Q1
|
Q0
|
E
|
Q3*
|
Q2*
|
Q1*
|
Q0*
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
0
|
0
|
1
|
1
|
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
0
|
0
|
|
2
|
0
|
0
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
|
3
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
0
|
|
4
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
|
5
|
0
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
|
6
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
1
|
1
|
0
|
0
|
1
|
|
7
|
0
|
1
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
|
8
|
1
|
0
|
0
|
0
|
0
|
X
|
X
|
X
|
X
|
1
|
0
|
0
|
0
|
1
|
X
|
X
|
X
|
X
|
Seguidamente realizamos los esquemas
colocando las entradas Q0, Q1, Q2 Y Q3 mediante las compuertas encontradas en
las ecuaciones, y procedemos a armar nuestro flipflop JK tal como se muestra en
la imagen 1.
Imagen 1. Esquema Flipflop JK, entradas
compuertas mediante ecuaciones reducidas.
Finalmente se realiza las conexiones para
que el contador este cambiando de estado siempre que este en un 1 lógico el
enable, si este se encuentra en 0 lógico entonces mantiene el estado y no debería
ascender. Y conectamos nuestro pulsador y las entradas para obtener el Top
Desing de la imagen 2.
Imagen 2. Top Desing contador ascendente 4 bits con flipflop JK.
En el siguiente video se explica el
funcionamiento del contador y se realiza la prueba correspondiente para
observar las salidas led de nuestro programa.
No hay comentarios.:
Publicar un comentario